① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 昭63 - 157233

⑤Int Cl.⁴

識別記号

庁内整理番号

④公開 昭和63年(1988)6月30日

G 06 F 7/50

L - 8320 - 5B

審査請求 未請求 発明の数 1 (全4頁)

②発明の名称 浮動小数点演算装置

頭 昭61-304460 创特

昭61(1986)12月20日 23出

山田 雄 ②発 明 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

明 晋 は発 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

治 健 者 実 ②発 明

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

富士通株式会社 ①出 頭 人

神奈川県川崎市中原区上小田中1015番地

貞一 弁理士 井桁 郊代 理 人

1. 発明の名称

浮動小数点演算装置

2.特許請求の範囲

2 つの正規化された浮動小数点データのうち指 数の値が小なる一方の浮動小数点データの仮数部 を該2つの浮動小数点データの指数差だけLSB 方向に右シフトして加減算器(13)に供給し、 他方の評動小数点データの仮数部と加算又は減算 して出力する浮動小数点演算装置において、

該一方の段動小数点データの仮数部を右シフト して該加減算器(13)に供給すると共に、該右 シフトによりシフトアウトされる全ピットを出力 する右シフト回路(11)と、

筬右シフト回路(11)よりシフトアウトされ る金ピットの論理和演算を行なって、減算時の該 加減算器(13)に対するボロー及び該加減算器 (13)の出力する仮数部に対する丸め処理用の スティッキのうち少なくともいずれか一方として 用いられる演算結果信号を生成する論理和回路

(14) とを有することを特徴とする浮動小数点 被算回路。

3.発明の詳細な説明

( 奴 敦 )

木発明は浮動小数点演算装置であって、右シフ ト回路でシフトアウトされる全ピットの論理和演 算を行なって、その結果をポロー及びスティッキ のうち少なくともいずれか一方として用いること により、簡易構成で演算速度を高速化する。

〔廃業上の利用分野〕

木発明は浮動小数点演算装置に関し、浮動小数 点データの加算。破算を行なう運動小数点演算装 跗に関する。

浮動小数点データの加算又は減算を行なう場合 には、2つの正規化された浮動小数点データのう ち指数部の値が小なる浮動小数点データの仮数部 を2つの浮動小数点データの指数差だけしSBガ 商に右シフトして折合せを行ない、折合せされた 2つの浮動小数点データの仮数部の加算又は減算

を行なう。

↑ E E E ( ↑ nstitute of E lectrical and E lectoronics Engineers) P754の規格によれば、上記仮数部の右シフトを行なう際にシフトアウトされるピット中に値が「1」のピットがあれば、このピットをスティッキとして保持しなければならず、また減算の場合このピットを減算結果の仮数部にボローとして作用させなければならない。

### (従来の技術)

従来の浮動小数点演算装置は、右シフトする仮数部を「1」検出器に供給して、LSBより何ピット目に値が「1」のピットがあるかを検出し、このLSBからのピット数を上記指数差と比較して、指数差が大なるとき、スティッキの保持又はボローの生成を行なっていた。

## (発明が解決しようとする問題点)

しかるに、「1・検出器は仮数部の各ピットに ついて、そのピットより下位の全ピットに「1・

キのうち少なくともいすれか一方として用いられる油口結果傷号を生成する論理和回路(14)と を有する。

# (作用)

本発明においては、右シフト回路(11)で2つの正規化された浮動小数点データのうち損数の値が小なる一方の浮動小数点データの仮数部を2つの浮動小数点データの振数差だけし、SB方向に右シフトして加減算器(13)に供給すると共に、シフトアウトされる全ビットを論理和回路(14)は供給する。論理和回路(14)は供給である。 ビットの論理を行なってはは保留器 ビットの論理は保証の加減算器 は、この演算結果信号は減算時の加減算器 (13)に対するスティッキの少なくともいずれか一方として使用される。

## (灾施例)

第1回は本発用の浮動小数点演算装置の一実施

があるかどうかをオア回路で検出し、各オア回路で でそれより上位の各ピットに設けたセレクタの出 力有無を制御するため、回路構成が複雑であり、 かつ検出に要する時間が長く、浮動小数点演算を 音速に行なうことができないという問題点があっ た。

本発明は主記の点に盛みてなされたものであり、 回路構成が簡単で高速減算が可能な浮動小数点演 算装置を提供することを目的とする。

## (問題点を解決するための手段)

本発明の浮動小数点製算装置は、一方の浮動小数点データの仮数部を右シフトして加減算器 (13)に供給すると共に、右シフトによりシフトアウトされる全ピットを出力する右シフト回路 (11)と、

右シフト回路(11)よりシフトアウトされる 全ピットの論理和胸質を行なって、減算時の加減 算器(13)に対するボロー及び加減算器(13) の出力する仮数部に対する丸め処理用のスティッ

例のプロック系統隊を示す。同図中、端子10には演算される2つの正規化された課動小数点データのうち指数の値が小さい評動小数点データの仮数部別えば67ピットが入来してシフタ11に供給される。また端子12には指数の値が大きいで動小数点データの仮数部のうち下位3ピットは私の理り、演算装置から外部に出力されるで動小数点データの仮数部は上位64ピットである。

右シフト回路11は64ピットの仮数部を演算される2つの浮動小数点データの指数差だけしS 8方向に右しフトして加減算器13の端子Dに供給し、かつ、シフトアウトされたピットを論明和回路14に供給する。

この右シフト回路11と論理和回路14とは第 2 図に示す構成である。第2 図中、右シフト回路 11は継続接続されたセレクタ21a~21gよ り構成されており、6ピットのシフト制御信号の 各ピットが端子 2 2 a ~ 2 2 f よりセレクタ 21 a ~ 2 1 f に供給されている。シフト 制御信号は 2 つの評動小数点データの指数差、即ちシフトするピット数を裏わしており、端子 2 2 a が M S B で、端子 2 2 f が L S B である。

論型和回路14内にはセレクタ21a~21e(図示せず)に対応してオアゲート24a~24e

目に対して論理和回路14の出力をポローとして 作用させる。このようにして加減算された結果の 67ピットの仮数都はスティッキ繰り入れ回路 15に供給される。

スティッキ繰り入れ回路15は67ピットの仮数部のLSB即ち丸め処理用のピットに論理和回路14の出力であるスティッキ・ピットの論理和演算を行ない、打られた67ピットの仮数部を端子17より出力する。

このように、第1図示の装置では、従来無意味に排出されていた右シフト回第11のシフトアウトするピットを収集することによってポロー及びスティッキを生成でき、回路構成の複雑な「1・ 校出器を使用する必要がなくなり、その分だけ回 路構成が簡単で演算を高速に行なうことができる。

更に、右シフト回路11のセレクタ21a~ 21mから論理和回路14のオアゲート24a. 24b、…への配線も限られており単純であり、 両回路11、14を密着して構成でき得動小数点 適度装置全体を西密度かつ小型に構成できる。 (図示せず)が設けられており、オアゲート24aはセレクタ21aからシフトアウトされる64ピットの論理和演算を行なってオアケート25に供給し、同様にオアゲート24b~24e(図示せず)夫々はセレクタ21b~21e(図示せ和の論理がある。また、アゲート25に供給される。従ってオアウトを行なってオアゲート25に供給される。びってオアウトなカアゲート25に供給する。びってオアウトなカアゲート25に供給する。びってオアウトはおりシフトアウトはおりますが行なわれ、その演算が出る。

第1回に戻って説明するに、論理和回路14の 出力信息は加減算器13の端子でにボローとして 供給されると共に、スティッキ繰り入れ回路15 にスティッキ・ピットとして供給される。

加減算器13は別算時には端子aの仮数部と端子bの仮数部との別りを行なう。また減算時には端子aの仮数部と端子bの仮数部との減算を行ない、更に減算後の仮数部のMSBより64ビット

なお、1 E E E 規格以外の浮動小数点減算装置において、減算時に右シフトでシフトアウトされるピットをボローとして作用させる必要がなければ、第 1 図示のオア回路 1 4 出力を加減算器 1 3 の端子 c に供給しなければ良く、また、スティッキピットの繰り入れの必要がなければスティッキ繰り入れ回路 1 5 を除去して加減算器 1 3 出力を端子 1 7 より出力すれば良く、上記実施例に限定されない。

# - (発明の効果)

上述の如く、木発明の浮動小数点演算装置によれば、回路構成を簡単にして高密度かつ小型に構成でき、また演算を高速に行なうことができる。
4. 図面の簡単な説明


第 1 図は本発明の浮動小数点演算装置の一実施 例のプロック系統図、

第2回は第1回示の装置の一部回路のプロック 系統図である。

例中において、


- 11は右シフト回路、
- 1 3 は加減貿器、
- 14は論理和国路、
- 15はスティッキ繰り入れ回路、
- 211~221はセレクタ、
- 24a, 24b, 25はオアゲートである。

代理人 弁理士 井 桁 貞



本発明装置のプロック系統図

第 1 図



第1図示の装置の一部回路の プロック系統図

第 2 図